1，Verilog逻辑操作符

逻辑操作符

功能

A与B的运算

C与D的运算

&&

逻辑与

A&&B= 0

C&&D= 1

| |

逻辑或

A| |B= 1

C| |D= 1

！

逻辑非

! A= 0      ! B= 1

! C= 0       ! D= 0

本文引用自https://blog.csdn.net/llxxyy507/article/details/82223296

2，Verilog位操作符

位操作符

功能

A与B的运算

C与D的运算

&

按位与

A&B= 0

C&D= 1000

| 

按位或

A | B=1

C | D= 1011

~

按位取反

~A=0      ~B=1

~C= 0110       ~D= 0101

3，Verilog递减操作符

递减操作符

功能

A与B的运算

C与D的运算

&

与

&A=1    &B=0

&C= 0   &D= 0

| 

或

|A=1      |B=0

^

异或

^C= 0       ^D= 0

    递减操作符（Reduction Operators）为一目运算符，后面跟一变量，如“&C”表示将C的第一位与第二位相与，再将结果与第三位相与，再与第四位.......一直到最后一位。

       异或运算符满足交换律与结合律

       一组二进制数据进行异或操作，有奇数个1时，结果为1，有偶数个1时，结果为0。第三个表格中C与D都含有偶数个1（两个1），故异或的结果为0。

       一个无规律的二进制数据异或：  A = 1001010001110......0101001。 

      ^A则可表示为： ^1001010001110......0101001 = 1^0^0^1^0......0^1^1^1^0

                                                                                 = （1^1^1...^1^1）^（0^0^0...^0^0）

                                                                                 = （1^1^1...^1^1）^0

    当有奇数个1时，上式等价为1^0=1，当有偶数个1时，上式等价为0^0=0。